Visera HX-8K
(HX-8K Visor Hat)
Versión 1.0 - Quarantine edition
Placa de extensión de entradas y salidas digitales para prácticas de tecnología FPGA con la iCE40HX-8K Breakout Board de Lattice
Documentación de la placa: Manual Visera 1_0 Quarantine.pdf
-
Repositorio Git con documentación completa, ejemplos para sintetizar en Icestudio y Verilog, archivos de esquemático y PCB, (Eagle V9.03), Modelos stl para imprimir 3D gabinete y tapa, colección de bloques para Icestudio, etc.:
https://github.com/migrassi/Visera
-
Herramienta para generación de caracteres y símbolos personalizados para usar en el display Matriz de Leds:
https://editor.p5js.org/migrassi/present/nZ4poi31X
-
CARACTERÍSTICAS PRINCIPALES
Entradas
Salidas
Alimentación
Consumo
*Ver documentación |  |
ESQUEMÁTICO
PCB y BOM
 |  Trazado optimizado para ruteo por CNC o producción artesanal mediante placa presensibilizada, transferencia manual (plancha) u otro método manual similar |
Visera HX-8K – (HX-8K Visor Hat)
Versión 1.0 - Quarantine edition
Extensión I/O para la iCE40HX-8K Breakout Board Evaluation Kit de Lattice
La Visera es un accesorio de conexión directa a la placa de entrenamiento en tecnología FPGA “iCE40HX-8K Breakout Board” de Lattice Semiconductors, un modelo basado en la conocida familia FPGA iCE40, de esa marca. Se inserta directamente en el único conector de 40 pines que viene poblado de fabrica en la Breakout Board, quedando “en voladizo” hacia afuera, dejando los otros tres conectores de 40 pines, jumpers, LEDs y demás partes de la placa original completamente descubiertos y libres para otras aplicaciones. Esta disposición flotante, sujeta sólo por un lado, es la que le da el nombre de Visera o Visor Hat.
La Visera fue desarrollada en Mayo de 2020, en el marco de la pandemia mundial del COVID19 y particularmente la cuarentena estricta de la Ciudad de Buenos Aires. Fue resuelta, por lo tanto, con el material del cajón de rezagos del autor, dadas las dificultades para adquirir componentes nuevos. Esta importante restricción de diseño constituye una de sus fortalezas, ya que prácticamente cualquier aficionado o profesional de la electrónica tendrá disponibles esos mismos componente en su propio cajón, o los podrá adquirir con facilidad en negocios de cercanías.
Documentación de la placa: Manual Visera 1_0 Quarantine.pdf
Repositorio Git con documentación completa, ejemplos para sintetizar en Icestudio y Verilog, archivos de esquemático y PCB, (Eagle V9.03), modelos stl para imprimir 3D gabinete y tapa, colección de bloques para Icestudio, etc.: https://github.com/migrassi/Visera
Herramienta para generación de caracteres y símbolos personalizados para usar en el display Matriz de Leds: https://editor.p5js.org/migrassi/present/nZ4poi31X
Enlaces externos:
Icestudio: icestudio.io
Editor visual opensource para placas FPGA abiertas basado en el proyecto Icestorm y Apio. Soporta las más comunes placas de desarrollo Lattice iCE40, incluyendo iCE40-HX8K Breakout Board, iCEstick y Kéfir I, entre muchas otras.
FPGAwars: fpgawars.github.io
Comunidad de desarrollo relacionada con icestudio. Contiene abundante información y un foro muy activo en español. Desarrollaron la plataforma de hardware libre Alhambra
FPGA para todos: gitlab.com/RamadrianG/wiki---fpga-para-todos/-/wikis/FPGA-para-Todos
Proyecto desarrollado por un grupo de la Universidad Tecnológica Nacional (UTN) Regional Haedo con el apoyo de grupos de otras universidades argentinas. Mantienen una Wiki con mucho material, tutoriales de VHDL y Verilog y desarrollaron la plataforma de hardware libre EDU-FPGA
FPGA Libre: http://fpgalibre.sourceforge.net/
Grupo desarrollado en la Unidad Técnica Instrumentación y Control perteneciente al centro Electrónica e Informática del INTI (Instituto Nacional de Tecnología Industrial). Tiene gran cantidad de contenido valioso, muchas herramientas y cores libres. El grupo desarrolló la placa Kéfir I, basada en iCE40HX4K y soportada por Icestudio .
Miguel Grassi – 2020